PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-221565

(43)Date of publication of application: 18.08.1995

(51)Int.CI.

H₀3F 3/34 H₀3F 1/30

H03F 3/45

(21)Application number: 04-308376

(71)Applicant: NATL SEMICONDUCTOR CORP

<NS>

(22)Date of filing:

18.11.1992

(72)Inventor: ARCHER DONALD

(30)Priority

Priority number: 91 794960


Priority date: 20.11.1991

Priority country: US

(54) TRIM CORRECTING CIRCUIT WITH TEMPERATURE COEFFICIENT COMPENSATION (57)Abstract:

PURPOSE: To obtain a precise trimming circuit which performs trim current compensation required for following up the change of an input offset voltage caused by a temperature change.

CONSTITUTION: A trim correcting circuit is provided with a Pchannel input differential pair 12 and 14 connected with a current mirror circuit composed of Nchannel transistors 16 and 18, and differential input signals V+in and V-inb are inputted to the differential pair 12 and 14. A current source 15 is connected between a source electrode commonly connected with the differential pair 12 and 14, and a positive power source V+. In addition, a trim current circuit 20 which can be constituted in the conventional current mirror is connected to the differential pair 12 and 14 and injects a trim current which offsets an input offset voltage. A current bias network 24 having a positive temperature coefficient supplies a trim compensating current that compensates the input offset voltage which changes as



the temperature changes by driving a trim current correcting circuit 22 and the current source 15.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-221565

(43)公開日 平成7年(1995)8月18日

(51) Int.Cl.⁶

識別記号

FΙ

技術表示箇所

H03F

B 8943-5J

庁内整理番号

3/34 1/30

9067-5 J Α

3/45

A

審査請求 未請求 請求項の数9 OL (全 7 頁)

(21)出願番号

特願平4-308376

(22)出願日

平成4年(1992)11月18日

(31) 優先権主張番号 794960

(32)優先日

1991年11月20日

(33)優先権主張国

米国 (US)

(71) 出願人 591013469

ナショナル セミコンダクタ コーポレイ

NATIONAL SEMICONDUC

TOR CORPORATION

アメリカ合衆国,カリフォルニア 95052, サンタ クララ, セミコンダクタ ドライ

プ 2900

(72)発明者 ドナルド アーチャー

アメリカ合衆国, カリフォルニア

サニーベル, ホープ テラス 94087,

521. ナンバー 2

(74)代理人 弁理士 小橋 一男 (外1名)


(54)【発明の名称】 温度係数補償を有するトリム補正回路

(57)【要約】

【目的】 温度変化による入力オフセット電圧における 変化を追従するために必要な温度係数を有するトリム電 流補償を行う精密トリミング回路を提供する。

(修正有)

【構成】 Nチャンネルトランジスタ16、及び18か ら成る電流ミラー回路が接続されたPチャンネル入力差 動対12及び14が有り、これに差動入力信号V+in及 びV-inが入る。電流源15は、差動対12、14の共 通接続のソース電極と正電源V+との間に接続されてい る。さらに従来の電流ミラー構成とすることが可能なト リム電流回路20が入力差動対12,14に接続され、 入力オフセット電圧を打消すトリム電流を注入する。正 の温度係数を有する電流バイアス回路網24はトリム電 流補正回路22及び電流源15を駆動させ、温度と共に 変化する入力オフセット電圧を補償するトリム補償電流 を供給する。



【特許請求の範囲】

【請求項1】 最小のオフセット熱ドリフトで入力オフ セット電圧トリム電流を供給するオペアンプバイアスシ ステムにおいて、

- (a) 前記オペアンプへバイアス電流を供給するバイア ス発生器、
- (b) 前記バイアス電流に応答して温度変化によるオフセットドリフトエラーを補償する入力オフセットトリム電流を供給する補正手段、を有することを特徴とするオペアンプバイアスシステム。

【請求項2】 請求項1において、前記補正手段が、

- (a) 抵抗手段、
- (b) 選択可能な温度係数を有する温度係数変換電流を 与えるために前記バイアス電流に応答して前記抵抗手段 に対し基準電圧を反映する入力電流ミラー、
- (c) 前記パイアス電流に応答して調節可能な温度係数 補正電流を与える第二電流ミラー手段、
- (d) 選択した温度係数を有する出力電流を与えるため に前記温度係数変換電流と前記調節可能な温度係数補正 電流とを加算する電流加算手段、を有することを特徴と するオペアンプバイアスシステム。

【請求項3】 請求項2において、前記抵抗手段がリニアな抵抗要素を有することを特徴とするオペアンプバイアスシステム。

【請求項4】 請求項2において、更に、前記抵抗手段をリニア化するフィードバック手段が設けられていることを特徴とするオペアンプバイアスシステム。

【請求項5】 請求項2において、前記抵抗手段が活性 抵抗を有することを特徴とするオペアンプバイアスシス テム。

【請求項6】 請求項5において、前記活性抵抗がトライオード領域で動作すべくバイアスされたMOSFET 装置を有することを特徴とするオペアンプバイアスシステム。

【請求項7】 オペアンプへ入力オフセット電圧トリム 電流を供給する方法において、

- (a) 前記オペアンプへバイアス電流を供給し、
- (b) 前記バイアス電流を使用して温度変化によるオフセットドリフトエラーを補償する入力オフセットトリム電流を供給する、上記各ステップを有することを特徴とする方法。

【請求項8】 請求項7において、前記バイアス電流を 使用するステップが、

- (a) 前記バイアス電流を使用して選択可能な温度係数を有する温度係数変換電流を与えるために抵抗手段に対して基準電圧を反映させ、
- (b) 前記バイアス電流を使用して調節可能な温度係数 補正電流を供給し、
- (c) 選択した温度係数を有する出力電流を供給するために前記温度係数変換電流と前記調節可能な温度係数補

正電流とを加算する、ことを特徴とする方法。

【請求項9】 入力オフセット電圧を補償するためにC MOSオペアンプへ温度補償したトリミング電流を供給するオペアンプバイアス回路において、

- (a)第一ダイオード接続型NチャンネルミラートランジスタM41と第二NチャンネルミラートランジスタM42とを有する第一電流ミラーが設けられており、第一ミラートランジスタM41のゲートは第二ミラートランジスタM42のゲートへ接続されており、第二ミラートランジスタM42の基板は第一ミラートランジスタM41の基板及びソースへ接続されており、
 - (b) サブスレッシュホールド範囲で動作可能であり且 つドレインを第一ミラートランジスタM41のソースへ 接続しており且つソースを負電源へ接続しているダイオ ード接続型Nチャンネルスレッシュホールド電圧基準ト ランジスタM43が設けられており、
 - (c) トライオードモードで動作可能であり且つドレインを第二ミラートランジスタM42のソースへ接続しており且つソースを負電源へ接続しているNチャンネル抵抗トランジスタM45が設けられており、
 - (d) ソースを正電源へ接続しており且つドレインを第 ニNチャンネルミラートランジスタM42のドレインへ 接続している第一ダイオード接続型PチャンネルミラートランジスタM21Bを有すると共にソースを正電源へ 接続しており且つゲートを第一PチャンネルトランジスタM21Bのゲートへ接続しており且つドレインをオペアンプの入力差動対のロードへ補償電流を供給すべく接続している第二PチャンネルミラートランジスタM21 Cを有する第二電流ミラーが設けられており、
- 30 (e) ドレインを第一Pチャンネルミラートランジスタ M21Bのドレインへ接続しておりソースを負電源へ接 続しており且つゲートをスレッシュホールド電圧基準ト ランジスタM43のゲートへ接続しているNチャンネル 温度係数補正トランジスタM44が設けられており、
 - (f) ソースを正電源へ接続しており且つゲートを第一及び第二PチャンネルミラートランジスタM21B, M21Cの共通接続したゲートへ接続しているPチャンネル湾曲補正トランジスタM21Dを有する湾曲補正回路網が設けられている、ことを特徴とするオペアンプバイアス回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はオペアンプに関するものであって、更に詳細には、温度変化による入力オフセット電圧における変化を追従するために必要な温度係数を有するトリム電流補償を提供する精密トリミング回路に関するものである。

[0002]

【従来の技術】オペアンプ(op amp)即ち演算増 の 幅器は、アナログ集積回路における基礎的なビルディン

40

グブロックであり、二つの異なった電圧の間の差を増幅 する。基本的なオペアンプは、差動入力及びシングルエ ンデッド出力を有するDC増幅器から構成される。

【0003】理想的なオペアンプは、入力がゼロである 場合にゼロの出力電圧を有している。しかしながら、現 実的には、オペアンプの二つの差動入力トランジスタを マッチングする上での精密性を欠如するために、オペア ンプは、常に、入力がない場合でもある出力電圧を有し ている。この電圧はオフセット電圧と呼ばれる。出力オ フセット電圧はオペアンプの利得とは独立的であるの で、それは、ゼロ入力状態における出力オフセット電圧 を閉じたループの利得により割算することにより差動入 力信号レベルに容易に関連付けることが可能である。そ の結果は、典型的に、「入力オフセット電圧」と呼ばれ

【0004】入力オフセット電圧の大きさは、歩留り問 題を発生する場合があり、且つオペアンプを使用するこ とが可能な適用範囲を著しく制限する場合がある。

【0005】入力オフセットはそれ自身深刻な問題では ない。なぜならば、それは、等しく且つ反対の補償用信 号により相殺させることが可能だからである。入力オフ セットに関する問題は、それが温度と共に変化する場合 があるということである。この温度による変化は熱ドリ フトと呼ばれる。従って、オペアンプの性能を所定の基 準内に維持するためには、オフセット補償メカニズムを 熱ドリフトに相関させねばならず、即ち、それは、温度 が変化する場合における入力オフセット電圧における変 化を追従するオフセット相殺信号を供給せねばならな い。

【0006】バイポーラオペアンプ回路における入力オ フセット補償に対する条件は、それ程厳しいものではな い。なぜならば、比較的高いレベルの精度でバイポーラ トランジスタのマッチング対を製造することが可能だか らである。しかしながら、公知の電力消費及び相補的金 属一酸化物-半導体(CMOS)集積回路により提供さ れる速度上の利点のために、この技術はオペアンプを包 含する全てのタイプの回路を製造する場合に使用するた めに増々一般的なものとなっている。CMOSオペアン プはサブスレッシュホールド領域において動作される場 合には比較的低い入力オフセットを有しているが、これ らの回路がサブスレッシュホールド近傍 (弱い反転)又 は準サブスレッシュホールド (中間の反転) 領域におい て動作される場合における入力オフセットは初期的スレ ッシュホールド電圧(Vr)により支配される。

【0007】オペアンプにおいて入力オフセット及びド リフトを補償するための従来の技術は、入力差動対に対 する電流関係を修正する抵抗零化回路を設けることであ る。図1は入力段がバイポーラロード内に作用する差動 PMOS対であるオペアンプ回路を示している。入力オ

チングのために差動対に対してオフセット電流を供給す る零化抵抗により与えられる。即ち、補正電圧は入力差 動対のソースリード内へ反映されて、差動対電流密度を バランスさせる。

【0008】このアプローチにおける問題は、温度が変 化する場合に、トリム入力オフセット補償電流がオフセ ットを追従することがないということである。即ち、温 度が変化する場合に、トリム電流及びオフセットエラー は異なった割合で変化する。オペアンプがサブスレッシ ュホールド領域内において動作される場合には、バラン スされていない電流はオフセットエラーを拡大させる。 即ち、オフセット調節はバランスされていない差動対電 流を補正するが、それは入力FETにおけるスレッシュ ホールド電圧差を補正するものではない。従って、入力 オフセット電圧は温度変化と共に変化することとなる。 【0009】Butler及びLane著「性能を改良 したMOS/バイポーラオペアンプ (An Impro ved Performance MOS/Bipol arOp-Amp)」、1974、IEEE国際ソリッ ドステート回路会議、138頁の文献は、図2に示した オペアンプ回路について記載しており、その回路も入力 オフセット電圧を補償するためにトリミング電流注入を 使用している。この回路においては、補正電圧は複数個 の抵抗からなる直列ストリングにおけるIR降下から派 生されており、その場合に、電流の温度係数は抵抗温度 係数の負の値に近似すべく配列されている。微細な零化 は抵抗R® 及びR10を使用して達成されており、それら の抵抗は拡散抵抗及びトリムポット温度係数の効果を最 小とすべく適宜タップされている。しかしながら、この アプローチは、図1のオフセット補償方法と同一の問題 を有しており、即ち、トリム電流は温度変化に基づくオ フセット電圧における変化を追従するものではない。

【0010】従って、零化入力オフセットを供給するこ とが可能であるが熱ドリフトに影響を受けることのない 補償回路を提供することが所望されている。

【0011】図3は負の温度係数を得るためのAlle n及びHolberg著「CMOSアナログ回路設計 (CMOS Analog Circuit Desi gn)」、248頁の文献に記載されている回路を示し ている。図3のスレッシュホールド基準回路は、抵抗R に対してスレッシュホールド基準装置Q1をバランスさ せ、オペアンプのバイアスをセットアップするために使 用することの可能な電源と独立した基準電流を供給して いる。しかしながら、この回路は強い負の温度依存性を 有している。

【0012】MOSFETのトランスコンダクタンスは 高い温度において著しく減少するので、正の温度係数を 与えるバイアス発生器回路は広い温度範囲に亘りより一 定の性能を提供する。本発明は、温度に対して最小のオ フセット電圧に対する補償は、改良したオフセットマッ 50 フセットドリフトを維持するために負の温度係数オフセ

ットトリム電流と正の温度係数バイアス発生器を使用す ることによりオペアンプの性能を最適化している。

[0013]

【課題を解決するための手段】本発明は、オフセット熱 ドリフトが最小で入力オフセット電圧トリム電流を供給 するオペアンプバイアスシステムを提供している。本バ イアスシステムは、オペアンプに対しバイアス電流を供 給するバイアス発生器を有している。このバイアス電流 に応答する補正回路は、温度変化によるオフセットドリ フトエラーを補償する入力オフセットトリム電流を供給 する。

【0014】本発明の一実施例においては、補正回路 は、選択可能な温度係数を有する温度係数変換電流を供 給するためにバイアス電流に応答して抵抗手段へ基準電 圧を反映させる入力電流ミラーと、バイアス電流に応答 して調節可能な温度係数補正電流を供給する第二電流ミ ラー手段と、選択した温度係数を有する出力電流を供給 するために前記温度係数変換電流と前記調節可能な温度 係数補正電流とを加算する電流加算手段とを有してい る。

[0015]

【実施例】図4はオペアンプ10を示しており、それは 差動入力信号V+in及びV-inをそれぞれ受取るための Pチャンネル入力差動対12及び14を有している。オ ペアンプ10は、更に、従来の態様で接続されたNチャ ンネルトランジスタ16及び18を有する電流ミラーを 有している。電流源15は、差動対12,14の共通接 続したソース電極と正電源V+との間に接続されてい

【0016】従来の電流ミラー構成とするが可能なトリ ム電流回路20が入力差動対12,14の入力オフセッ ト電圧を零化するためのトリム電流を注入すべく接続さ れている。

【0017】本発明によれば、温度係数補正回路22 が、温度と共に変化する入力オフセット電圧を追従する ために必要な温度係数を有するトリム補償電流を供給す る。トリム電流補正回路22及び電流源15は、正の温 度係数を有することの可能な従来の電流バイアス回路網 24により駆動される。

【0018】図5は温度係数補正回路22の機能的ブロ ック図を示している。電流ミラー26は基準電圧Vr に 比例する出力電流 I i n' を供給する。この出力電流 は、電流ミラー26により活性抵抗Rに対してミラー動 作される。活性抵抗Rは第二電流ミラー28により与え られるフィードバック電流により制御される。このフィ ードバック電流は、補償電流xIinを電流Iin'に 加算することから得られる。補償電流xIinは、第三 電流ミラー30により、入力電流Iref (この場合) は、正)と同一の温度係数を有する電流 Iinに対して レシオ型である。第二電流ミラー28は、温度補償され 50 M43は、それがサブスレッシュホールド領域内におい

た出力電流 I o u t をトリムビット電流 2 0 (図 4 参 照) へ供給する。

【0019】図6は入力オフセット電圧を補償するため に、CMOSオペアンプへ温度補償したトリミング電流 を供給する補償回路を示している。図6の回路は、必要 な温度係数を有するトリム電流を供給し、出力電流Io u t よりも一層正の温度係数を有する電流により駆動さ れる場合に、入力オフセット電圧熱ドリフトを追従す る。

【0020】図6の回路は、Nチャンネルミラートラン ジスタM41及びM42を有する従来の電流ミラーを有 している。サブスレッシュホールド範囲内において動作 可能なNチャンネルダイオード接続型スレッシュホール ド電圧基準トランジスタM43が、ミラートランジスタ M41のソースと負電源との間に接続されている。トラ イオードモードにおいて動作するNチャンネルトランジ スタM45がミラートランジスタM42と負電源との間 に接続されている。従って、トランジスタM45は活性 抵抗として動作する。

【0021】第二電流ミラーは、入力装置として作用す る第一PチャンネルミラートランジスタM21B、及び 補償回路用の出力装置として作用し従ってオペアンプの トリムビット20に対する電流を設定する第二Pチャン ネルミラートランジスタM21Cを有している。以下に より詳細に説明する如く、PチャンネルトランジスタM 21DもトランジスタM21Bの電流をミラー動作しト ランジスタM45に対するフィードバック電流を供給す る。第二PチャンネルミラートランジスタM21Cは、 そのソースを正電源へ接続しており、そのゲートを第一 PチャンネルトランジスタM21Bのゲートへ接続して おり、且つそのドレインをオペアンプのPチャンネル入 力差動対ロード内へ注入するトリム電流に対する電流を 供給すべく接続している。

【0022】Nチャンネル温度係数補正トランジスタM 44は、第一PチャンネルミラートランジスタM21B と負電源との間に接続している。トランジスタM44 は、必要な温度係数に対する補正電流を加算する。即 ち、トランジスタM44のゲートはスレッシュホールド 電圧基準トランジスタM43のゲートへ接続しており、 入力電流 I i n と同一の温度係数を有しているが面積比 によりスケールされた電流を供給する。湾曲補正回路網 は、Pチャンネル湾曲補正トランジスタM21Dを有し ており、そのソースは正電源へ接続しており、且つその ゲートは第一及び第二Pチャンネルミラートランジスタ M21B及びM21Cの共通接続したゲートへ接続して いる。トランジスタM21Dのドレインは、トランジス タM46に対して電流を供給し、トランジスタM45用 のゲート電圧駆動を与える。

【0023】スレッシュホールド電圧基準トランジスタ

て動作するような面積を有すべく構成されており、従ってNチャンネルミラートランジスタM41に対し負の温度係数を具備する基準電圧を供給する。上述した如く、トランジスタM45はトライオード領域において動作する。従って、必要な温度係数を有する適宜の電圧がトランジスタM45のゲートへ印加されると、それは良好な温度とは独立した抵抗として作用する。

【0024】入力電流Inは電流ミラーM41, M42を介して反映される。即ち、ドレイン電流Iinは通常の基準温度(+25℃)においてミラートランジスタM42のドレイン電流と等しくなる。このことは、非常に強い負の温度係数を与える。この値はトリム電流の補正のためには過剰なものであるので、温度係数の修正が必要である。

【0025】このことは、トランジスタM42からの電流へ加算されることが所望される電流を供給するために、スレッシュホールド電圧基準トランジスタM43へゲートを結合したトランジスタM44の面積値を設定することによりPチャンネルトランジスタM21B及びNチャンネルトランジスタM44を有する電流ミラーを付 20加することにより達成される。次いで、出力電流Ioutは電流ミラーM21B, M21Cを介して、図4に示した如く、オペアンプの入力差動対のトリム回路電流ミラービット20に対して反映される。

【0026】しかしながら、上述したメカニズムは、トライオード動作型トランジスタM45のゲートへ印加される補償された電圧に依存しており、トランジスタM45の抵抗値はそのトランスコンダクタンスに比例している。トランジスタM45を横断しての電圧が分かると、トランジスタM45の寸法を与えられた電流条件に対して計算することが可能である。

【0027】トランジスタM45のゲートにおける補償 用電圧を維持するために、別の電流ミラートランジスタ M21Dが設けられている。トランジスタM45及びM 46の面積を適宜のレシオ即ち割合に選択することによ り、一定の抵抗値がトランジスタM45に与えられる。 【0028】トランジスタM44は、更に、トランジス タM46に対するスタートアップ(開始)回路として作

タM46に対するスタートアップ (開始) 回路として作用する。トランジスタM44が選択されると、公称基準温度においてトランジスタM41とM42との間で電流 40 がバランスされる。

【0029】上述した回路は、同一のIC技術において 製造可能であるという利点を与えており、異なった技術 をマッチングさせることが必要なものではない。それ は、更に、処理の値を追従する。それは、更に、何ら高 い値の抵抗を必要とすることのない非常に小型の回路で ある.

【0030】本発明の図6に示した実施例における早期の電圧が供給電圧における変化によりトリム電流内に変化を発生させる場合があるので、図7の実施例においてはカスコード装置を付加してこの問題に対処している。

【0031】以上、本発明の具体的実施の態様について詳細に説明したが、本発明は、これら具体例にのみ限定されるべきものではなく、本発明の技術的範囲を逸脱す 10 ることなしに種々の変形が可能であることは勿論である。例えば、当業者にとって明らかな如く、上述した概念は、図6及び図7の回路におけるPチャンネル装置に対しアチャンネル装置を置換させ且つNチャンネル装置に対しアチャンネル装置を置換させることによって実現することも可能である。更に、オペアンプのPチャンネル入力差動対は、Nチャンネル差動対により置換することも可能である。

【図面の簡単な説明】

【図1】 オペアンプにおける入力オフセット電圧を補 20 貸するための従来のトリム電流調節技術を示した概略 図。

【図2】 入力オフセット電圧を補償するためのトリム電流を供給するための別の従来の技術を示した概略図。

【図3】 強い負の温度係数を有するオペアンプに対するバイアス電流を発生する回路を示した概略図。

【図4】 本発明に基づいて入力オフセット電圧を補償するための補正回路を有するオペアンプシステムを示した概略図。


【図5】 本発明に基づく温度補償型トリミング電流を 30 供給するための回路を示した概略図。


> 【図6】 本発明に基づいて温度補償型トリミング電流 を供給するための回路の一実施例を示した概略図。


> 【図7】 早期(Early)電圧の影響を補償するために図6の回路にカスコード装置を付加した状態を示した概略図。

【符号の説明】


- 10 オペアンプ
- 12,14 入力差動対
- 16, 18 Nチャンネルトランジスタ
- 40 20 トリム電流ビット(回路)
 - 22 電流補正回路
 - 24 電流バイアス回路網
 - 26 電流ミラー
 - 28 第二電流ミラー
 - 30 第三電流ミラー







[図7]



THIS PAGE BLANK (USPTO)

US005386160A

United States Patent [19]

Archer et al.

[11] Patent Number:

5,386,160

[45] Date of Patent:

Jan. 31, 1995

[54] TRIM CORRECTION CIRCUIT WITH TEMPERATURE COEFFICIENT COMPENSATION

[75] Inventors: Donald M. Archer, Sunnyvale; Jung

S. Hoei, San Jose, both of Calif.

[73] Assignee: National Semiconductor Corporation,

Santa Clara, Calif.

[21] Appl. No.: 42,130

[22] Filed: Apr. 2, 1993

Related U.S. Application Data

[63] Continuation-in-part of Ser. No. 794,960, Nov. 20, 1991, Pat. No. 5,200,654.

| [51] | Int. Cl.6 | *************************************** | ********** | H03F | 1/30 |
|------|-----------|---|------------|---------|------|
| | | *************************************** | | | |
| - | | | 327/3 | 62: 327 | /307 |

[56] References Cited

U.S. PATENT DOCUMENTS

| 5,061,862 | 10/1991 | Tamagawa | 307/296.1 |
|-----------|---------|----------|-----------|
| | | Chern | |

FOREIGN PATENT DOCUMENTS

0140677 5/1985 European Pat. Off. .

OTHER PUBLICATIONS


J. Haspeslagh and W. Sansen, "Design Techniques for Fully Differential Amplifiers", IEEE 1988 Custom Integrated Circuits Conference, May 16, 1988, pp. 1221-1224.

Primary Examiner—Timothy P. Callahan
Assistant Examiner—My-Trang Nu Ton
Attorney, Agent, or Firm—Limbach & Limbach

[57] ABSTRACT

An operational amplifier bias system provides input offset voltage trim current with minimum offset thermal drift. The bias system includes a bias generator that provides bias current to the op amp. Correction circuitry responsive to the bias current provides an input offset trim current that compensates for offset drift error with change in temperature. The correction circuitry includes a resistive element, an input current mirror responsive to the bias current for providing a reference current to the resistive element to provide a temperature coefficient conversion current having a predetermined temperature coefficient, and a voltage reference that sets the resistance of the resistive element.

7 Claims, 4 Drawing Sheets



THIS PAGE BLANK (USPTO)